GE IC697CPM925 Module CPU de PLC à une seule fente

Microprocesseur: Responsable de l'exécution des programmes utilisateur, des opérations logiques et du traitement des données.

Unité de mémoire: Contient la mémoire de programme (stockant les programmes de contr?le écrits par l'utilisateur) et la mémoire de données (stockant les variables en temps réel, les données de registres, etc.).

Circuit d'interface: Se connecte au bus de la carte mère (pour la communication avec les entrées/sorties locales) et aux interfaces de communication externes (telles qu'Ethernet, ports série, pour la mise en réseau ou la programmation).

Après la mise sous tension du module, il effectue d'abord un test automatique matériel : vérifie si le microprocesseur, la mémoire, les circuits d'interface et les connexions du bus de la carte mère sont normaux. Si une panne est détectée, une alarme est déclenchée (telles que des feux indicateurs clignotants ou des codes d'erreur).

Initialise les paramètres du système : charge les configurations par défaut (telles que la cartographie des adresses d'entrée/sortie, le débit de communication), efface les zones de données temporaires et se prépare au fonctionnement.

Lit les signaux en temps réel de tous les modules d'entrée/sortie locaux connectés (tels que les modules d'entrée numérique, les modules analogiques, les modules de fonction spéciale) via le bus de la carte mère.

Stocke les signaux d'entrée collectés (tels que l'état des capteurs, les signaux des boutons, les valeurs de niveau de liquide/température) dans le registre d'image d'entrée (une zone dédiée en mémoire, mise à jour uniquement durant cette phase). L'exécution ultérieure du programme est basée sur ces données instantanées pour éviter que les fluctuations des signaux d'entrée n'affectent les jugements logiques.

Exécute séquentiellement le programme de contr?le écrit par l'utilisateur (prenant en charge des langages tels que le diagramme en échelons, ST, FBD) en partant de la première instruction.

Au cours de l'exécution, sur la base des données dans le registre d'image d'entrée et de l'état des registres internes (tels que les minuteries, les compteurs, les variables intermédiaires), il effectue des jugements logiques (ET/OU/NON), des opérations mathématiques (addition, soustraction, multiplication, division, régulation PID), des contr?les séquentiels (commutation d'étapes), etc.

Les résultats de l'exécution sont temporairement stockés dans le registre d'image de sortie (sans piloter directement les dispositifs externes, assurant un état de sortie stable durant l'exécution du programme).

Après l'exécution du programme, les résultats dans le registre d'image de sortie sont envoyés aux modules de sortie (tels que les sorties relais, les modules de sortie transistor) via le bus de la carte mère.

Les modules de sortie convertissent les signaux électriques en actions physiques (telles que la commande de moteurs, de vannes, de feux indicateurs) pour contr?ler l'équipement à commander.

Au cours des intervalles du cycle de balayage, il traite de manière synchrone les communications externes :

Surveille en temps réel l'état du système : enregistre le temps de fonctionnement, les informations de panne (telles que la déconnexion des entrées/sorties, le délai d'attente de communication) et met à jour l'état des feux indicateurs (tels que les feux de fonctionnement, les feux de panne).

Optimisation de la compacité: Une intégration plus élevée des interfaces et des fonctions, une logique de communication du bus de la carte mère plus simple et une réduction du retard de transmission de données entre les emplacements.

Adaptabilité à l'expansion: Bien qu'il s'agisse d'un seul emplacement, il prend toujours en charge l'expansion de plusieurs racks d'entrée/sortie via la carte mère (avec la collaboration de modules d'expansion). Le cycle de balayage sera légèrement allongé en raison de l'augmentation du nombre de points d'entrée/sortie, mais la performance en temps réel du contr?le est maintenue grace au processeur haute efficacité.